华为的“Tau缩放定律”设计通过堆叠芯片层来提高密度、降低功耗并突破热限制。

华为表示，一种新的垂直堆叠半导体设计可以解决其下一代智能手机芯片面临的最大问题之一：发热。

该公司公布了基于其“Tau缩放定律”架构的新测量数据，声称即将推出的麒麟处理器可以在提高晶体管密度的同时，比上一代产品功耗更低、运行温度更低。由于中国在获取先进半导体制造设备方面受限，这一发现对华为提升芯片性能的努力可能具有重要意义。

这项研究由华为科学家委员会主任何庭波领导，她同时担任华为半导体业务部门总裁。该论文反驳了关于垂直堆叠逻辑电路会形成热瓶颈、从而阻碍该技术用于高性能移动处理器的担忧。

根据论文，新麒麟芯片每平方毫米的晶体管数量比麒麟9030 Pro多出55%。在某些关键工作负载下，它还能将功耗降低多达66%。

垂直堆叠减少发热

该方法基于华为的LogicFolding架构，将有源芯片层垂直堆叠，而不是将所有电路布置在传统的二维平面上。

这种布局缩短了信号在处理组件之间传输的距离。华为表示，这可以降低神经处理单元、图形处理单元、中央处理单元和数字信号处理器中的能量损耗，而这些组件在智能手机处理器的功耗和热负载中占很大比重。

该公司还采用了热规划技术，使热量在芯片上更有效地扩散。据开源证券介绍，华为通过折叠降低了源功率密度，并将发热最严重的模块布置在热量更容易散出的路径上。

该券商表示：“新芯片在提高晶体管密度的同时降低了功耗，使其能够在功能约束和峰值性能之间灵活切换。”

应对限制的变通方案

华为的做法尤为重要，因为其研发是在限制中国获取最先进芯片制造工具的环境下进行的。该公司于今年5月公布的“Tau缩放定律”提出了一条不依赖尖端极紫外光刻技术来提高晶体管密度的不同路径。

华为曾声称，到2031年，LogicFolding最终有望实现与1.4纳米制造工艺相当的晶体管密度。其最新论文提供了另一组与生产相关的测量数据，支持这一方向。

自5月以来，华为已就“Tau缩放定律”发表了三篇论文。7月发布的一篇论文称，即将推出的智能手机处理器有望实现比麒麟9030 Pro高出55%的晶体管密度提升。

最新研究结果还指向了围绕芯片封装和三维集成的更广泛推进。分析师预计，该技术将推动新型半导体材料、封装方法和设备的研发，从而帮助中国芯片制造商在不完全依赖外国制造技术的情况下提升性能。

萨摩耶云科技集团首席经济学家郑磊将这种方法描述为“因需而生”，但表示仍有发展空间。他还预计，新的麒麟处理器将通过该方法解决过热难题。

因此，这些成果的意义可能超出华为下一代智能手机。如果所声称的更高密度、更低功耗和更好热管理的组合能在独立测试中得到验证，那么在传统微缩变得愈发困难的情况下，垂直集成芯片设计可能成为挖掘性能的更重要途径。

该研究发表在ChinaXiv平台上，这是一个尚未经过同行评审的科学论文平台。

如果朋友们喜欢，敬请关注“知新了了”！