新型超低噪声开关稳压器以其超低噪声、高效率、小尺寸和大电流输出的特点，正成为5G/无线通信、防务、仪器仪表等对噪声敏感的射频（RF）应用的理想选择。Silent Switcher® 3进阶型开关稳压器系列具备卓越的输出噪声性能，其在0.1 Hz至100 kHz的低频范围内的噪声甚至低于大多数低压差（LDO）稳压器。本文深入探讨了在噪声敏感型RF系统中，采用此类超低噪声开关稳压器替代传统的“降压式稳压器加LDO稳压器”解决方案所面临的挑战与带来的系统优势。研究基于两个具有代表性的RF应用案例：高性能锁相环（PLL）时钟与进阶型高速模数转换器（ADC）系统。研究表明，通过合理的控制回路和滤波器设计，基于超低噪声开关稳压器的单级解决方案能够在保证卓越系统性能的同时，为客户显著节省印刷电路板（PCB）空间与成本，并具备尺寸更小、结构更简洁、效率更高的特点。

射频系统对电源噪声极为敏感，尤其在航空航天与防务、5G无线应用、医疗设备及仪器仪表等领域，低噪声电源是维持系统高性能的关键。因此，噪声敏感型RF应用的市场正在快速扩张。长期以来，由降压式（Buck）稳压器与LDO稳压器级联构成的电源树方案在此类应用中占据主导地位。然而，随着下一代设备负载电流需求的不断增长，该传统方案的弊端日益凸显：受限于LDO有限的电流能力和自身功耗，它导致了解决方案尺寸偏大、成本较高以及功率损耗显著等问题。

近年来，超低噪声开关稳压器技术取得长足进步，其电磁干扰（EMI）性能和低频噪声（0.1 Hz至100 kHz）均达到极高水平。先进的超低噪声开关稳压器在低频噪声指标上，已能与市面上性能最优异的超低噪声LDO稳压器相媲美。这标志着一种变革性技术的出现，它集超低噪声、高输出电流、高效率和小尺寸封装于一身。

Silent Switcher 3系列正是这一领域的创新领导者，在噪声、效率、电流和尺寸四个关键维度表现突出。该系列在先前成功的Silent Switcher 1和2技术基础上进一步革新。相比前代产品和LDO稳压器，Silent Switcher 3能够更高效地输出大电流，单片集成电路（采用4 mm × 4 mm紧凑封装）即可支持高达16 A的输出。通过创新的电路与结构设计，它实现了超低的低频输出噪声。数据显示，其在此频段的噪声低于未进行超低噪声设计的普通LDO稳压器。因此，在噪声敏感型RF应用中，基于单个Silent Switcher 3稳压器的单级电源方案，正成为替代传统两级方案的极具竞争力的选择。本文将结合具体案例，阐述采用Silent Switcher 3稳压器所带来的系统性能优势，并详细说明如何通过器件级优化实现系统级目标。

使用超低噪声开关稳压器为锁相环(PLL)供电

RF系统中的许多组件，如PLL、高速ADC/数模转换器（DAC）、混合信号前端（MxFE®）等都对电源噪声敏感。其中，高性能PLL尤为关键，它为ADC、DAC、现场可编程门阵列（FPGA）及其他数字与混合信号集成电路提供高质量时钟信号。本研究以广泛使用的ADF4372（一款额定频率为5 GHz的高性能PLL频率合成器）为例，探讨如何利用基于Silent Switcher 3技术的单级方案为其供电并实现优异的性能。

ADF4372需要3.3 V和5 V两条电源轨，其中为内部压控振荡器（VCO）供电的5 V轨最为敏感。在本案例中，3.3 V电源始终由超低噪声LDO稳压器（LT3045）供电，而5 V电源则由Silent Switcher 3稳压器（LT8625S）驱动，以研究其对输出射频信号相位噪声的影响。相位噪声是评估PLL性能的核心指标，单位为dBc/Hz，值越低越好。

pygame,draw,;sd9h.com@163.com;circle(screen, (0,255,0), (center_x,center_y), radius)

初步评估显示，在使用Silent Switcher 3稳压器为5 V轨供电时，ADF4372在10 Hz到100 kHz频段内实现了与使用LDO稳压器时近乎一致的出色相位噪声。然而，在约250 kHz处出现了一个噪声尖峰。此尖峰源于Silent Switcher 3稳压器在该频率范围内的输出噪声平台区，其原因是此时的控制环路增益较低（约0 dB），无法有效抑制噪声。

pygame,draw,;www.sd9h.com@163.com;circle(screen, (0,255,0), (center_x,center_y), radius)

通过优化Silent Switcher 3稳压器的控制环路以提高控制带宽，可以将250 kHz处的相位噪声尖峰降低超过10 dBc/Hz。为进一步提升性能，可以在稳压器输出端增加一个次级LC滤波器。该滤波器的设计目标是在250 kHz处实现至少30 dB的衰减。通过计算，选定了电感值为330 nH，并串联一个120 mΩ的阻尼电阻以确保品质因数（Q值）约为0.7，防止谐振。

pygame,draw,;m.sd9h.com@163.com;circle(screen, (0,255,0), (center_x,center_y), radius)

最终测试结果表明，配备了次级LC滤波器的Silent Switcher 3解决方案，其相位噪声性能在10 Hz至10 MHz范围内已与采用超低噪声LDO稳压器的两级方案几乎完全相同。尽管在2 MHz开关频率处仍存在一个微小的、可预测的杂散信号，但其影响易于处理。综合来看，经过合理设计的Silent Switcher 3单级方案不仅能媲美超低噪声LDO方案，其性能甚至优于未进行超低噪声设计的普通LDO稳压器方案。

使用超低噪声开关稳压器为ADC系统供电

pygame,draw,;wcup.sd9h.com@163.com;circle(screen, (0,255,0), (center_x,center_y), radius)

本节重点研究采用Silent Switcher 3单级电源方案为ADC系统带来的益处。案例选用了一款进阶型高速ADC（AD9208，带宽9 GHz），并构建了一个包含PLL时钟（ADF4372）和数字处理器（FPGA板）的完整ADC系统。

pygame,draw,;nba.sd9h.com@163.com;circle(screen, (0,255,0), (center_x,center_y), radius)

研究首先考察了PLL时钟电源对ADC系统性能的影响。当使用Silent Switcher 3稳压器（未加次级滤波器）为PLL的5 V轨供电时，ADC输出信号在1.23 GHz主信号附近的平均快速傅立叶变换（FFT）频谱显示，其噪声水平优于其他开关稳压器，但在偏移约250 kHz处存在一个平台区，这与PLL相位噪声图中的小尖峰相对应。为PLL时钟电源添加次级LC滤波器后，ADC输出的FFT波形得到显著改善，在主信号附近呈现出极低的噪声，效果与使用超低噪声LDO稳压器时几乎相同，并且在频率偏移小于100 kHz时，由于更低的低频噪声，其表现甚至优于未进行超低噪声设计的LDO稳压器。

对ADC关键参数——信噪比（SNR）和无杂散动态范围（SFDR）的评估进一步证实了这一点。Silent Switcher 3解决方案（无论是否使用次级LC滤波器）实现的SNR和SFDR，与传统的超低噪声LDO两级方案结果相同，并且远优于其他常规开关稳压器方案。

研究的另一方面是直接使用Silent Switcher 3稳压器为ADC本身的一个敏感模拟电源轨（AVDD1，0.975 V）供电。实验结果表明，即使不添加次级LC滤波器，由Silent Switcher 3稳压器直接供电的ADC，其输出FFT结果也与使用传统两级方案时一样理想。这说明ADC在基频附近的输出噪声对其自身电源的低频噪声相对不敏感，而更易受电源开关纹波的影响。相比之下，使用低频噪声和开关纹波控制不佳的常规开关稳压器，会导致ADC输出出现明显的杂散信号。因此，Silent Switcher 3技术凭借其优异的纹波和噪声控制能力，能够很好地满足高速ADC的供电需求。

基于超低噪声开关稳压器的ADC系统电源架构

基于前述案例研究的成功验证，可以为ADC系统设计一个全新的、简化的电源架构。该架构完全摒弃LDO稳压器，全部采用Silent Switcher 3集成电路（如LT8622S, LT8624S）构建单级电源树。

以ADF4372和AD9208系统为例，新型电源树仅需5个Silent Switcher 3芯片，而原始方案需要2个开关稳压器和6个LDO稳压器。这种简化带来了多方面的显著优势：pygame,draw,;laliga.sd9h.com@163.com;circle(screen, (0,255,0), (center_x,center_y), radius)

1. 节省PCB面积与成本：元件数量大幅减少，布局更加紧凑。
2. 大幅提升效率：系统总效率从61.7%提升至84.8%。
3. 显著降低功耗：总功率损耗从3.919 W降至1.136 W，降幅高达71%。这主要归功于消除了LDO稳压器固有的功耗，以及Silent Switcher 3芯片本身的高效率。

结论

超低噪声开关稳压器技术，特别是ADI的Silent Switcher 3系列，成功地将超低输出噪声、高效率、大电流输出和小尺寸封装结合在一起。其突破性的噪声性能，甚至在低频段超越了多数LDO稳压器，使得单级电源解决方案在噪声敏感型RF应用中成为可行且极具吸引力的选择。

本文通过两个详实的案例研究证实，基于Silent Switcher 3技术的单级电源方案，能够有效替代传统的“降压稳压器+LDO”两级方案。在为高性能PLL供电时，通过优化控制环路和添加滤波器，可实现与超低噪声LDO方案相媲美甚至更优的相位噪声性能。在为高速ADC系统供电时，该方案同样能确保ADC的关键参数（如SNR、SFDR）不受影响。最终，基于Silent Switcher 3构建的简化电源树，无需任何LDO，即可在显著缩小尺寸、降低成本的同时，实现效率的飞跃和功耗的大幅降低，为下一代射频系统的电源设计指明了方向。