近期，英特尔一位高管抛出一个颇具争议的观点：未来的晶体管设计（如GAAFET和CFET）可能降低芯片制造对先进光刻设备，特别是ASML的极紫外（EUV）光刻机的依赖。这一论断挑战了当前先进芯片制造领域对EUV技术“不可或缺”的普遍认知，引发了业界的广泛讨论。

英特尔高管：晶体管设计将提升刻蚀技术的重要性

据投资研究平台Tegus信息披露，一位不愿透露姓名的英特尔董事指出，GAAFET（环绕栅极场效应晶体管）和CFET（互补场效应晶体管）等新型晶体管设计，将更多地依赖光刻后的制造步骤，尤其是刻蚀技术，从而降低光刻技术在制造高端芯片中的整体重要性。

当前芯片制造流程中，光刻是第一步，负责将电路设计图案转移到硅晶圆上。随后，通过沉积和刻蚀等工艺来固化这些设计。沉积是添加材料，而刻蚀则是选择性地去除材料，最终形成晶体管和电路。

该英特尔董事解释称，目前的FinFET（鳍式场效应晶体管）设计中，晶体管连接到底部的绝缘材料，电流通过栅极控制。而GAAFET设计则将栅极“包裹”在晶体管周围，晶体管组并联排列。更先进的CFET设计则将晶体管组垂直堆叠，极大节省了晶圆空间。

他强调，GAAFET和CFET设计由于其栅极从四面八方“包裹”晶体管的特性，使得横向去除晶圆上多余材料的刻蚀过程变得至关重要。这意味着，与其通过增加晶圆在光刻机上的时间来缩小特征尺寸，不如将更多精力放在通过精密刻蚀去除材料上。这表明，未来芯片制造的重心可能会从单纯追求光刻的极限分辨率，转向光刻与刻蚀协同优化，甚至刻蚀扮演更关键的角色。

台积电：High-NA EUV的经济性考量

无独有偶，在不久前举行的台积电2025年度技术论坛欧洲场上，当被问及是否计划将High-NA EUV设备用于即将推出的A14制程及未来制程时，台积电业务开发、全球业务资深副总经理暨副共同营运长张晓强给出了谨慎的回应。他表示，公司尚未找到令人信服的理由。

张晓强指出，A14制程的强化提升，在不使用High-NA EUV的情况下也能取得显著进展。台积电的技术团队正在努力寻找方法，通过利用规模效益来延长现有（低数值孔径）EUV设备的寿命。只要他们能持续找到这种方法，就没有必要使用昂贵的High-NA EUV。

目前，在学术界和研究机构，除了主流的EUV路线，也在持续探索其他潜在的纳米制造技术和创新方法。包括定向自组装(Directed Self-Assembly,DSA)，一种利用材料自身属性进行纳米图案化的技术，可以在某些应用中作为光刻的补充或替代方案，实现更精细的结构；纳米压印光刻(Nanoimprint Lithography,NIL)，通过物理压印的方式直接复制纳米级图案，具有成本较低的潜力，但在大规模生产和缺陷控制方面仍面临挑战；电子束光刻(Electron Beam Lithography,EBL)，虽然速度慢，不适合大规模量产，但其极高的分辨率使其在研发和小批量生产中仍有应用，并为未来技术提供探索方向。

ASML：EUV仍然是关键推动力

ASML的EUV光刻机是目前生产7纳米及更先进工艺芯片的基石，其能够将极其微小的电路图案精确打印在硅片上。EUV技术集成了多项复杂跨学科技术，方能实现成本效益的量产。据悉，一台High-NA EUV光刻机造价超过4亿美元，几乎是目前晶圆厂中最昂贵设备价格的两倍。因此，芯片制造商在引入High-NA EUV时，必须仔细评估其在速度和精确度方面带来的效益，是否能抵消其高昂的成本。

尽管ASML在EUV技术研发上投入巨大，并最终放弃了其他技术路径，但截至目前，尚无可靠数据显示有其他成熟的EUV系统正在开发中。

ASML透露，目前全球仅有五台High-NA EUV正式出货，客户包括英特尔、台积电和三星。据ASML公布的2025年第一季度财报，公司实现净销售额77亿欧元，毛利率54%，净利润达24亿欧元。第一季度新增订单金额为39亿欧元，其中12亿欧元为EUV光刻机订单。

ASML计划在2025年再出货5台High-NA EUV设备，并计划未来几年将年产量提升至20台。ASML总裁兼首席执行官傅恪礼（Christophe Fouquet）在财报会议上表示，他预期客户将在2026-2027年准备好量产测试High-NA EUV。

结 语

英特尔关于晶体管设计可能降低对光刻依赖的观点，与台积电对High-NA EUV经济效益的审慎态度，共同揭示了半导体产业在追求摩尔定律极限时，所面临的技术演进与成本效益的复杂权衡。未来芯片制造的重心可能不仅仅是光刻分辨率的提升，更在于光刻、刻蚀以及新型晶体管设计之间的协同优化，以在性能、功耗和成本之间找到最佳平衡点。行业各方将密切关注这些技术发展趋势，以及它们如何重塑未来的芯片制造格局。