我是捷多邦的老张,深耕PCB十二年,常收到新手咨询:“走线间距能缩到多小才安全?”这问题看似简单,实则涉及制造工艺与电气安全的平衡。

安全间距需分场景设定:3.3V信号线建议≥6mil(0.15mm),但5V以上电源线需≥10mil,220V强电区域则需≥15mil以避免爬电。实际设计中,先查阅制造商工艺卡——常规FR-4板支持6mil线距,但高频板(如射频模块)需放宽至8mil以上。若盲目压缩间距,蚀刻偏差可能导致桥接短路,尤其BGA封装周边易出问题。
具体操作分三步:
1.预判风险:用DRC(设计规则检查)设置动态规则。例如,3.3V区域设6mil,高压区设12mil,系统自动标红违规点。
2.验证工艺:小批量试产前,与厂商确认最小线距能力。部分高密度板支持4mil,但需加价且良率波动,新手建议保守设计。
3.规避陷阱:避免在散热过孔密集区强行缩窄间距——铜皮涨缩易引发短路。可改用内层走线分散压力,或局部加宽关键信号线。
需注意:间距过小不仅影响制造,还会抬升EMI风险。例如,USB差分对若间距<5mil,串扰可能使信号抖动超标。与其后期补救,不如初期预留余量。
关注我,一起避开PCB设计的间距雷区。
下一篇:美光共获百亿补贴