国家知识产权局信息显示,钰桥半导体股份有限公司申请一项名为“互连基板的端子结构及半导体封装体”的专利,公开号CN122055026A,申请日期为2024年11月。
专利摘要显示,本发明公开一种互连基板的端子结构及半导体封装体,其中端子结构配置有凹形区域并包括导电元件、裂纹抑制介电壁及界面介电层。重叠于凹形区域上的裂纹抑制介电壁为裂纹抑制介电架的一部分,裂纹抑制介电架可降低因涂布界面介电层而引起的弯翘。凹形区域具有位于端子结构周缘的开放侧端、与开放侧端相对且由导电元件的朝外侧向表面形成的封闭侧端、以及位于导电元件顶表面与底表面间的水平处的凹入表面。据此,端子结构的凹形区域可通过促进焊料填角的形成来提高焊接点的可检测性。
声明:市场有风险,投资需谨慎。本文为AI基于第三方数据生成,仅供参考,不构成个人投资建议。
来源:市场资讯