关键要点：

智能体AI有望提升工程师的工作效率，加快产品上市速度，并将部分重复性工作自动化。

对于芯片设计与验证工程师而言，最大的挑战在于何时、在多大程度上信任AI能够做到万无一失，因为半导体领域容不下任何错误。

在可预见的未来，"人在回路"很可能仍是常态，而非例外。

近日，Semiconductor Engineering 围绕智能体AI在芯片设计与验证中应用的利与弊，与多位行业专家展开了深度探讨。参与嘉宾包括：ChipAgents全球客户成功副总裁崔辛迪（Cindy Cui）、Silvaco首席执行官沃利·莱因斯（Wally Rhines）、Moores Lab AI首席执行官雪莉·亨利（Shelly Henry）、Breker Verification Systems首席执行官戴夫·凯尔夫（Dave Kelf）、Verific AI开发负责人文斯·黄（Vince Wong），以及Silimate首席执行官安·吴（Ann Wu）。本次圆桌讨论在2026年ESD联盟执行官展望会议现场面向观众举行。

智能体AI将重塑整个设计流程

崔辛迪表示，智能体AI将重塑整个设计流程，并且这一变革已经在发生。从设计验证（DV）到RTL生成、UVM、形式验证，再到前端向后端的延伸，AI正在帮助大量工程师缩短设计周期。她指出，当前真正的挑战不仅在于技术本身，更在于组织层面的转型——如何引导工程师适应新的工作方式，如何促进团队协作，还有大量工作亟待推进，整个行业需要携手应对。

安·吴所在的Silimate将自身定位为"芯片设计师的协同驾驶舱"，致力于构建AI模型、工具及智能体框架，帮助工程师实现设计空间的大规模探索。她表示，过去因人力和算力的限制，设计空间的搜索范围十分有限，而现在工程师可以进行更多实验、更多迭代试错。她同时指出，如何快速、准确地评估实验结果的质量，是当前面临的核心挑战之一。

雪莉·亨利则从用户视角切入，提出了一个关键问题：尽管业界已有Cadence、Synopsys、Siemens等厂商的众多先进工具，工程师造一颗芯片依然需要两年时间。她认为，AI有望将这一周期压缩至三个月，具体举措包括自动生成设计方案、生成验证素材、辅助调试等。然而，核心难题在于如何验证生成结果的正确性——无论是RTL代码、测试规范，还是测试平台，如何确保它们彼此一致且准确无误，仍是工程师每日面对的细节难题。

芯片设计的高精度要求

戴夫·凯尔夫对此表示，过去30年里，业界一直在探讨如何应对芯片设计快速演进所带来的资源压力。如今，AI带来了真正的变革契机。然而，芯片设计不同于视频推荐这类容错性高的场景——这是一门精确科学，1%的错误率都是不可接受的。如何确保AI输出的高精确度，是摆在行业面前的核心难题。

文斯·黄则指出，当前AI尚不具备完全自主处理整个设计流程的能力。在多个关键环节，必须设置人工介入节点，将人的判断纳入流程之中。他认为，这一点目前尚未得到足够重视，但未来必将成为每种设计方法论中不可或缺的组成部分。

超越设计本身的机遇

莱因斯则将视角扩展到了设计之外。他认为，芯片制造工艺的复杂性同样被忽视。运行一次原型晶圆的时间成本极高，传统物理验证方式已难以为继。为此，他提出了构建工艺单元代理模型的思路——在计算机上完成工艺集成，而非在实验室中进行物理验证。这一方向蕴藏着巨大机遇：对于耗资250亿美元建设晶圆厂的企业而言，提前一个月完成量产爬坡所创造的价值是不可估量的。如果能够将40年积累的仿真数据整合进代理模型，这将是一个极具潜力的突破口。

如何衡量智能体AI的成功

在讨论成功标准时，莱因斯认为，智能体AI的价值更多体现在质量而非数量上。设计周期的缩短、更高效的漏洞捕获、文档自动化以及测试平台生成，都能将工程师从繁琐工作中解放出来，使其专注于更具创造性的任务。而最终设计质量及中间环节的质量把控，才是智能体AI与传统方式的本质区别。

崔辛迪补充道，成功指标本身也是一个动态演化的体系。从单个工程师效率的提升，到整个工程组织的可信加速，再到未来能够从历史经验中持续学习、不断迭代的自进化工程系统，这是行业AI解决方案的发展方向。

安·吴则从软件行业的经验出发，指出当前行业正从关注"如何提升AI使用率"，转向追问"Token预算失控了，投资回报率和效率在哪里"。在她看来，真正的衡量标准不在于速度的几倍提升，而在于能否实现"以前根本做不到的事"。将芯片设计周期从12至18个月压缩至6至9个月，需要的是全栈层面的超高效流程重构，而智能体AI正是实现这一目标的关键所在。

建立行业基准的必要性

雪莉·亨利以一个生动的故事说明了"快而不准"的危险：一位数学天才在舞台上即兴计算三位数乘法令人叹服，而一位自以为同样厉害的醉汉虽然抢先给出答案，却是错误的。他辩称"我很快"，但快而不准毫无意义。她认为，目前工程界缺乏统一的质量基准，各公司验证方式五花八门、缺乏一致性，行业亟需就AI输出的质量标准达成共识。

凯尔夫对此深表赞同。他表示，多家公司正在尝试合作构建更大范围的流程基准，以评估协作带来的实际改进。他强调，推动整个生态系统共同成长的合作模式，比各自为战的竞争更有可能推动行业实现真正的突破。如果业界能够建立起通用的流程指标和质量评估体系，智能体AI在芯片设计领域成功落地的概率将大大提升。

Q&A

Q1：智能体AI在芯片设计中具体能做哪些事情？

A：智能体AI可以覆盖芯片设计的多个环节，包括RTL代码生成、设计验证（DV）、UVM框架构建、形式验证、测试平台生成和调试辅助等。它能帮助工程师大幅缩短设计周期，并通过自动化处理重复性工作，让工程师将精力集中在更具创造性的任务上。目前已有工程师借助相关工具实现了显著的效率提升。

Q2：为什么说芯片设计不能完全依赖AI自主完成？

A：芯片设计是一门高精度科学，容不下任何错误，即便是1%的出错率也不可接受。当前的AI在生成RTL代码、测试平台等内容时，其正确性仍难以自动保证。此外，工程师日常工作中涉及大量细节判断，例如覆盖率关闭时的排除项是否合理等，这些都需要人工介入验证。因此，在可预见的未来，"人在回路"仍将是芯片设计流程的常态。

Q3：行业如何建立衡量智能体AI效果的统一标准？

A：目前业界尚未形成统一标准，各公司的验证方式和质量检查点较为分散。多位专家呼吁行业合作，共同制定可量化的基准测试体系，用于评估AI生成内容的质量和可信度。理想的做法是建立跨公司认可的质量指标和流程基准，使不同工具和智能体的输出都能对标统一的质量标准，从而增强整个行业对AI设计结果的信任度。