晶圆制造是半导体产业的核心环节，涉及数十道精密工艺，其中以下六大关键步骤决定了最终芯片的性能与良率：

晶体生长

直拉法（Czochralski）：将高纯度多晶硅原料在石英坩埚中熔融，通过旋转提拉籽晶形成单晶硅棒，可生产大尺寸晶圆。

浮区法（Float-Zone）：利用电磁感应局部熔化多晶硅，通过移动熔区实现单晶生长，适用于高电阻率硅片制备。

外延沉积：在衬底上气相生长单晶层，如SiHCl₃+H₂→Si+3HCl，用于隔离器件与衬底缺陷。

光刻技术

预处理：化学清洗去除污染物，旋涂六甲基二硅胶（HMDS）增强光刻胶附着。

涂胶与软烘：4000rpm旋涂光刻胶，90-100℃烘烤固化。

对准曝光：深紫外（DUV，193nm/28nm节点）或极紫外（EUV，<7nm节点）曝光，套刻精度≤1.5nm。

显影坚膜：四甲基氢氧化铵（TMAH）显影，120℃硬烤去除残留溶剂。

蚀刻工艺

湿法蚀刻：各向同性腐蚀，如HF+HNO₃+CH₃COOH混合液，用于简单结构加工。

干法蚀刻：反应离子刻蚀（RIE，CF₄+O₂等离子体）实现亚微米级各向异性轮廓，适用于FinFET、GAA纳米线等复杂结构。

掺杂改性

扩散法：高温（1000-1200℃）固相扩散，B/P/As等杂质浓度梯度分布。

离子注入：加速至MeV能量的离子束轰击，剂量控制精确至1e11-1e16 atoms/cm²，结合快速热退火（RTA，毫秒级升温）修复晶格损伤。

薄膜沉积

化学气相沉积（CVD）：SiH₄+NH₃→Si₃N₄，TEOS+O₂→SiO₂，用于栅极介质和隔离层。

物理气相沉积（PVD）：磁控溅射Al/Cu互连，Ti/TiN粘附层。

原子层沉积（ALD）：自限制反应逐层生长，如HfO₂高k介质，厚度控制达埃级。

化学机械研磨（CMP）

采用SiO₂/Al₂O₃磨料+碱性抛光液，全局平坦化至表面粗糙度<0.5nm，确保多层布线的平整度。