兆易创新申请基于感存算一体的堆叠架构及芯片制造方法专利，减少堆叠架构所对应的芯片的面积_电池资讯

兆易创新申请基于感存算一体的堆叠架构及芯片制造方法专利，减少堆叠架构所对应的芯片的面积

创始人

2025-07-16 07:11:27

0次

金融界2025年7月15日消息，国家知识产权局信息显示，兆易创新科技集团股份有限公司申请一项名为“一种基于感存算一体的堆叠架构及芯片制造方法”的专利，公开号CN120319745A，申请日期为2024年01月。

专利摘要显示，本说明书实施例提供一种基于感存算一体的堆叠架构及芯片制造方法，应用于半导体技术领域。所述基于感存算一体的堆叠架构包括传感单元、存储单元和计算单元；所述传感单元和/或存储单元和/或计算单元为由至少两层组成模块键合得到的叠层结构；所述传感单元、存储单元和计算单元之间分别基于第一结合部件和第二结合部件实现电气连接，并在垂直方向上进行堆叠。上述堆叠架构，减少了堆叠架构所对应的芯片的面积，提高了芯片的集成度，实现了芯片的高速、高带宽的计算效果，且各个组成模块以及三个单元可以在不同的晶圆上同时制造，加快了芯片的制造效率，使得所述基于感存算一体的堆叠架构具有更好的实际应用效果。

天眼查资料显示，兆易创新科技集团股份有限公司，成立于2005年，位于北京市，是一家以从事计算机、通信和其他电子设备制造业为主的企业。企业注册资本66412.4105万人民币。通过天眼查大数据分析，兆易创新科技集团股份有限公司共对外投资了24家企业，参与招投标项目24次，财产线索方面有商标信息52条，专利信息1325条，此外企业还拥有行政许可8个。

来源：金融界

企业制造方法显示架构单元兆易芯片一体专利堆叠

上一篇：江苏丰源电子取得一种芯片加工装置专利

下一篇：桑迪士克申请包含分体式支撑柱结构的三维存储器设备及其制造方法专利，一种存储器设备包括绝缘层和导电层的一对交替堆叠

兆易创新申请基于感存算一体的堆叠架构及芯片制造方法专利，减少堆叠架构所对应的芯片的面积

相关内容

热门资讯